Method for fabricating SOI wafer

Patent Number:

☐ US6242320

Publication date:

2001-06-05

H01L21/76

Inventor(s):

SO SANG MUN (KR)

Applicant(s):

HYUNDAI ELECTRONICS IND (US)

Requested Patent: JP2000183157

Application Number: US19990435655 19991108

IPC Classification:

Priority Number(s): KR19980055656 19981217

EC Classification:

H01L21/762D20, H01L21/762D8

Equivalents:

KR2000040104, TW439187

Abstract

A method for fabricating a silicon on insulator wafer, comprising the steps of: preparing a base substrate and a semiconductor substrate; forming a first insulating layer on the base substrate; forming first isolation layers of trench types having a first depth in one surface of the semiconductor substrate: forming second isolation layers of trench types having a second depth between the first isolation layers. the second depth being deeper than the first depth; forming a second insulating layer over one surface of the semiconductor rate including the first and second isolation layers; bonding the base substrate and the semiconductor substrate to contact the first insulating layer with the second insulating layer; firstly polishing another surface of the semiconductor substrate to expose the second isolation layers using the second isolation layers as polishing stoppers; etching the second isolation layers to have the same depth as the first isolation layers; and secondly polishing the first polished another surface of the semiconductor substrate using the first and second isolation layers as polishing stoppers to form a semiconductor layer

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出版公開番号 特開2000-183157 (P2000-183157A)

(43)公開日 平成12年6月30日(2000.8.30)

(51) Int.CL [*]		觀別配号	F 1		;	デーマコート"(参考)
HOIL	21/762		H01L	21/78	D	
	21/02			21/02	В	
	21/76			27/12	F	
	27/12				В	
				21/76	L	
			等主动	宋 东西求	請求項の数21 OI	, (全 7 頁)

(21) 出顆器号 特顯平11-322105

(22) 出顧日 平成11年11月12日(1999.11.12)

(31) 優先権主張番号 1998/P55656

(32) 優先日 平成10年12月17日(1998.12.17)

(33) 優先指主張園 韓國 (KR)

(71)出職人 591024111

现代電子產業株式会社

大韓民國京鐵道利川市夫針亞牙美里山138

- 1

(72) 発明者 蘇 相 文

大韓民國 京畿道 利川市 高微調 山


11番地 高潭 寄宿舎 104-905

(74)代理人 100093399

弁理士 遵谷 撤 (外1名)

(54) 【発明の名称】 SOIウェーハの製造方法 (57) 【要約】 (修正有)

【課題】半導体層の厚さの均一度を向上させるSOIウェーハの製造方法を提供する。



[特許請求の範囲]

【請求項 1】ペース基板及び半導体基板を提供する段 階;前記ペース基板上に第1絶縁膜を形成する段階;前 記半導体基板の一側面に第1深さを持つトレンチ型の第 1: 索子分離膜を形成する段階; 前記第 1 素子分離膜間に 前記第1深さより深い第2深さを持つトレンチ型の第2 **秦子分雄膜を形成する段階;前記第1及び第2秦子分離** 膜の形成された前記半導体基版の-側面上に第2絶縁膜 を形成する段階、前記第1と第2絶縁限がコンタクトさ れるように、前記ペース基板と前記半導体基板をポンデ ィングする段階;前記第2条子分離膜が露出するよう に、前記第2条子分離膜を研磨停止層とじて、前記半導 体基板の他側面を 1次研磨する段階;前記第2条子分離 膜と第1素子分離膜が同じ深さを持つように、前記第2 **索子分離膜をエッチングする段階;及び半導体層が形成** されるように、前記第1及び第2素子分離膜を研磨停止 層として、1次研磨した前記半導体基板の他側面を2次 研磨する段階を含むことを特徴とする。SOIウェーハの 製造方法.

【諸求項 2】前記第1範録阱は前記ペース基板を無酸化して形成させた無酸化阱であることを特徴とする諸求項1記載のSO!ウェーハの製造方法。

【請求項 3】前記第1絶縁敗は、化学気相楽書法にて蒸 第されたBPSG膜、SOG膜、O3-TEOS酸化 膜、高密度プラズマ酸化膜から選択される一つの膜であ ることを特徴とする請求項 1記載のSOIウェーハの製 造方法。

【請求項 4】前記第1絶縁関は1,000~10,000 A厚さで形成されることを特徴とする請求項 1記載のS OIウェーハの製造方法。

【請求項 5】前記第1兼子分離膜を形成する段階は、前記半導体基板の一側面に第1深さでトレンチを形成する段階;前記トレンチが埋め込まれるように前記半導体基板の一側面上に酸化膜を悪毒する段階;及び前記半導体基板の一側面か露出するように前記酸化膜をエッチングする段階を含んでなることを特徴とする請求項 1記載のSOI集子の製造方法。

【請求項 5】前記トレンチは1,000~3,000A深さで形成されることを特数とする請求項 5記載のSOIウェーハの製造方法。

【請求項 7】前記酸化限は、化学気相無表法にて無考されたBPSG膜、SOG膜、O3-TEOS酸化膜、高密度プラズマ酸化膜から選択される一つの膜であることを特徴とする請求項 5記載のSOIウェーハの製造方法。

【請求項 8】 前記第2素子分離限を形成する段階は、前記第1素子分離限間の前記半導体基板の一側面に第2深さでトレンチを形成する段階;前記トレンチが埋め込まれるように前記半導体基板の一側面上に酸化膜を燃着する段階;及び前記半導体基板の一側面が露出するように

前記酸化膜をエッチングする段階を含むことを特徴とする請求項 1記載のSOI素子の製造方法。

【請求項 9】前記トレンチは4,000~6,000A深さで形成されることを特徴とする請求項 8記載のSO トヴェーハの製造方法。

【請求項 10】前記酸化膜は、化学気相悪毒法にて悪毒された自PSG膜、SOG膜、O3-TEOS酸化膜、高密度プラズマ酸化膜から選択される一つの膜であることを特徴とする請求項 B記載のSOIウェーハの製造方法

【請求項 11】前記第2絡縁膜は、化学気相無善法にて 悪善されたBPSG膜、SOG膜、O3-TEOS酸化 膜、高密度プラズマ酸化膜から選択される一つの膜であ ることを特徴とする請求項 1記載のSOIウェーハの製 造方法。

【請求項 12】前記第2絶繰敗は1,000~10,00 OA厚さで形成されることを特徴とする請求項 1記載の SOIウェーハの製造方法。

【請求項 13】前記半導体華板の一側面上に第2絶縁膜を形成する段階と、前記ペース華板と半導体華板をボンディングさせる段階との間に、前記ペース華板と半導体華板を洗浄する段階をさらに含むことを特徴とする請求項 1記載のSOIウェーハの製造方法。

【請求項 14】 前記洗浄は、NH40H: H202: H 20が1: 4: 20の体積比で退合された溶液あ るいは H2S04: H2Oが4: 1の体積比で退合された溶液 の一つで行われることを特徴とする請求項 13記載のS O1ウェーハの製造方法。

【請求項 15】前記洗浄は、NH40H: H202: H 20が1: 4: 20の体核比で退合された溶液で行われ た後、続いて、H2S04: H20が4: 1の体核比で 退合された溶液で行われることを特徴とする請求項 13 記載のSO! ウェーハの製造方法。

【請求項 16】前記ペース基板と半導体基板のポンディングは、7.5×10-1~7.5×10-4下の真空下で行われることを特徴とする請求項 1記載のSOIウェーハの製造方法。

【請求項 17】前記ペース基板と半等体基板をボンディングする段階後、前記基板間のボンディング強度が増大するように、窒素(N2)または酸素(O2)雰囲気下で800~1,200℃で30~120分の間に熱処理することを特徴とする請求項 1記載のSOIウェーハの製造方法。

【請求項 18】前記 1次研磨段階は、前記第2素子分離 限に隣接した部分まで前記半導体基板の他側面を研削す る段階;及び前記第2素子分離限を研磨停止層として、 前記第2素子分離限が露出するように、研磨した前記半 準体基板の他側面を研磨する段階を含むことを特徴とす る請求項 1記載のSOIウェーハの製造方法。

【請求項 19】前記研削した半導体基板の他側面を研磨

する段階は、チャックテーブルの回転速度が10~30 rpm、スピンドルにより加える圧力が4~8psi、スピンドルの回転速度Sが20~40rpmの工程条件で行われることを特徴とする諸求項 18記載のSOIウェーハの製造方法。

(請求項 20] 前記第2素子分離膜は、100~300:10比率のB0圧溶液でエッチングすることを特徴とする請求項 1記載のS01ウェーハの製造方法。

とする語を項(記載の30・71 = ハの数は方法。 「請求項 21】前記2次研磨段階は、チャックテーブルの回転速度が10~30 rpm、スピンドルにより加える圧力が4~8psi、スピンドルの回転速度が20~40 rpmの工程条件で行われることを特徴とする請求項 1記載のSOIウェーハの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はSOI(Silicon-On-Insulator)ウェーハの製造方法に関し、特に素子が形成 される半塔休層の厚さの均一度を向上させるためのSO I ウェーハの製造方法に関する。

[0002]

【従来の技術】近年、半導体素子の高集積化及び高性能化に伴い、パルクシリコンからなる単結晶シリコンウェーハの代わりに、SOIウェーハを用いた半導体集積技術が注目されている。これは、SOIウェーハに集積された半導体素子が通常の単結晶シリコンウェーハに集積された半導体素子と比較して、接合容量(Junction Capacitance)の減少による高速化、しきい電圧(Threshold Voltage)の減少による低電圧化、及び完全な素子分離によるラッチ-アップ(Latch-Up)の減少などの利点を持つたのである。

【0003】前述したSOIウェーハは、支持手段のペース基板と、前記ペース基板上に配置されてボンディング媒介体としての機能を行う埋め込み酸化膜と、前記埋め込み酸化膜上に配置されて素子形成領域を提供する半端体層との機層構造からなる。前記SOIウェーハを製造する為に、従来はSIMOX(seperation by implanted oxygen)法及びボンディング法が利用されている。

れる.

【0005】ところが、SIMOX法はイオン注入によって形成されるため、未子が形成される半導体層の厚さを調節し難く、かつ工程時間が長いという欠点がある。よって、最近は二枚のシリコン基板をボンディングさせるボンディング法が主に用いられている。さらに、ボンディング法を用いたSOIウェーハの製造方法は、その製造工程の間に活性領域を限定する未子分離工程を省略れるため、公知の半導体製造工程で未子分離工程を省略することができるという利点もある。

【0005】図1乃至図4はボンディング法を用いた従来技術によるSOIウェーハの製造方法を説明するための工程断面図である。図1を参照されば、ベース基板1が具備され、第1酸化限2が計2で、ス基板1の一側面上に形成される。前記第1酸化限2は無酸化工程により形成された無酸化限である。

【0007】図2を参照すれば、バルクシリコンからなる半導体基板3が具備され、トレンチ型の素子分離限4が前記半導体基板3に形成される。前記トレンチ型の素子分離限4は前記半導体基板3にトレンチを形成し、次に、前記トレンチ内に酸化限を埋め込むことにより形成される。第2とに形成される。前記素子分離限4及び半導体基板3上に形成される。前記素子分離限4は素子形成領域を限定する機能を行い、特に後続工程で研磨停止層として利用される。

【0008】図3を参照すれば、前記ペース基板1と半 導体基板3は第1酸化阱2と第2酸化阱5がコンタクト されるようにポンディングされる。

【0009】図4を参照すれば、半導体層3.a は素子分離限4を研磨停止層とする化学機械研磨(Chemical Mechanical Polishing:以下、CMP)工程にて半導体基板。3の他側表面を研磨することにより得られる。この結果、ベース基板1と、第1及び第2酸化限を含む埋め込み酸化限6と、素子分離限4が具備された半導体層3aとの秩層構造からなるSOIウェーハ10が得られる。【0010】

【発明が解決しようとする課題】SOIウェーハにおいて、半導体層の厚さの均一度は前記SOIウェーハに鉄はされる半導体素子の特性に重要な要素として作用する。則ち、半導体層は素子が形成はされるるとは対するため、その厚さのサー度が可能に、ハの製造点をある。しかしながら、従来のSOIウェーハの製造点をある。とが厚さの半導体層は未子分離限を研究的では、1年等体をが得られないという問題がある。とり計画に、半導体層は未子分離限を研究的である。というは、1年等体をがの後に関とシリコン限は、半導体層のののであるため、関とシリコン限は、半導体をなれたが異なるため、関とシリコン限は、半導体をなれたが異なるため、関とシリコを関いて、1年等体をなれたが関いによって、1年等体をなれたができない。このため、前述したSOIウェーハに集積された半導体のため、前述したSOIウェーハに集積された半導体のため、前述したSOIウェーハに集積された半導体

桊子の特性は劣ることになる。

【0011】従って、本発明の目的は半導体層の厚さの 均一度を向上させることができるSOIヴェーハの製造 方法を提供することにある。

[0012]

【課題を解決するための手段】前記目的を達成するため に、本発明は、ペース基板及び半導体基板を提供する段 階;前記ペース基板上に第1.絶縁膜を形成する段階;前 記半導体基板の一側面に第1深さを持つトレンチ型の第 1素子分離膜を形成する段階;前記第1素子分離膜間に 前記第 1深さより深い第2深さを持つトレンチ型の第2 素子分離膜を形成する段階;前記第1及び第2素子分離 膜の形成された前記半導体基板の一側面上に第2絶縁膜 を形成する段階;前記第1と第2絶縁膜がコンタクトさ れるように、前記ペース基板と前記半導体基板をポンテ イングする段階; 前記第2条子分離膜が露出するよう に、前記第2素子分離膜を研磨停止層として、前記半導 体基板の他側面を 1次研磨する段階; 前記第2素子分離 膜と第 1素子分離膜が同じ深さを持つように、前記第2 索子分離膜をエッチングする段階; 及び半導体層が形成 されるように、前記第1及び第2素子分離膜を研磨停止 層として、1次研磨した前記半導体基板の他側面を2次

研磨する段階を含むことを特徴とする。 【0013】本発明及びそれを実施できるやり方は、以下の説明及び図面を参照することによって理解できる。 【0014】

【発明の実施の形態】以下、図面に基づき、本発明の好 **適実施例を詳細に説明する。図5乃至図11は、本発明** の実施例によるSOIウェーハの製造方法を説明するた めの工程断面図である。図5を参照すれば、バルクシリ コンからなるペース基板11が具備され、第1鉛線膜1 2が前記ペース基板11の一側面上に1,000~10, 000A厚さで形成される。前記第1絶縁膜12は、前 記ペース基板11の一側面を熱酸化させることにより形 成された無酸化膜であるとか、或いは化学気相索等(Che mical Vapor Deposition:以下、CVD)法にて索着さ れたBPSG膜、SOG膜、O3-TEOS酸化膜、高 密度プラズマ酸化膜から選択される一つの膜である。 【0015】図6を参照すれば、パルクシリコンからな る半導体基板 21 が具備される。ここで、前記半導体基 板21は、素子の形成される活性領域 ARと前記活性領 域ARを限定するフィールド領域FR1、FR2とを含 む。前記フィールド領域FR1、FR2は第1フィール ド領域FR1と第2フィールド領域FR2を含み、前記 第1フィールド領域FR1と第2フィールド領域FR2 は交互に配置される。第1トレンチ22は前記半導体基 板21の第1フィールド領域FR1をエッチングする。 とにより形成され、前記第1トレンチ22は第1深さ例 えば1,000~3,000A深さで形成される。 【0016】図7を参照すれば、第1素子分離膜23は

半導体基板21の第1フィールド領域FR1に形成される。前記第1素子分離膜23は、第1トレンチ22が理め込まれるように、前記半導体基板21の一側面上にCVD法にて酸化膜を整ちし、前記半導体基板21の一側面が露出するように、マスクを使用せず前記酸化膜をエッチングすることにより形成される。ここで、前記第1トレンチ22に埋め込まれる酸化膜はBPSG膜、SG膜、O3-TEOS酸化膜、高密度プラズマ酸化膜から選択される一つの膜が用いられる。

【0017】図8を参照すれば、第2トレンチ24は第

1素子分離膜23間の半導体基板21の第2フィールド

領域FR2をエッチングすることにより形成される。前 記第2トレンチ24は第1トレンチ22よりは深い第2 深さ例えば 4,000~6,000A深さで形成される。 【0018】図9を参照すれば、第2素子分離膜25は 半導体基板21の第2フィールド領域FR2に形成され る。前記第2条子分離膜25は、前述した第1案子分離 膜23の形成工程と同様に、第2トレンチ24が埋め込 まれるように前記半導体基板21の一側面上に酸化膜が 埋め込まれ、次に、前記半導体基板21の一側面が露出 するように、マスクを使用せず前記酸化膜をエッチング することにより形成される。第2絶縁膜26は前記第1 及び第2素子分離膜23、25を含めた半導体基板21 の一側面上に形成される。ここで、前記第2トレンチ2 4内に埋め込まれた酸化膜と第2絶縁膜2.6は、BPS G膜、SOG膜、O3-TEOS酸化膜、高密度プラズ マ酸化膜から選択される一つの膜が用いられる。

【0019】図10を参照すれば、ベース基板11と半 導体基板21は、NH40H: H202: H20が1: 4:20の体験比で退合された第1溶液、あるいはH2 SO4:H20が4:1の体積比で混合された第2溶液 から選択される一つにより洗浄されたり、または前記両 溶液により連続的に洗浄される。前記洗浄工程は、ベー ス基板 1 1と半導体基板2 1の間のボンディング以前 に、各基板11、21のポンディング面すなわち第1絶 緑膜12と第2絶緑膜26の表面に存在するパーティク ル(Particle) が除去され、かつ、第1絶縁膜12と第2 絶縁膜26の表面が親水性を持つように行われることで ある。洗浄されたベース基板11と半導体基板21は、 第1絶縁膜12と第2絶縁膜26のがコンタクトされる ように、7.5×10-1~7.5×10-4Torrの英 空下でポンディングされ、次に、前記基板間 1.1、2.1 のボンディング強度が増大するように、空素(N 2)又は 酸素(02)雰囲気下で800~1,200℃で30~1 20分の間に熱処理される。ここで、ペース基板11と 半導体基板21の間に介在された第1及び第2絶縁膜1 2、26は501ウェーハで埋め込み酸化膜として機能 を行う。

【0020】図11を参照すれば、半導体基板21の他側面は第2素子分離膜25に隣接した部分まで研削さ

れ、次に、研館停止層として機能を行う第2条子分離膜 25が露出するように1次研磨される。前記半導体基板 21に対する1次研磨は、チャックテーブル(Chuck Tab le)の回転速度が10~30rpm、スピンドル(Spindi e)により加える圧力が4~8psi、前記スピンドルの 回転速度が20~40rpmの条件で行われる。ここ で、半導体基板21の他側表面にわん状変形のが発生す る。

【0021】図12を参照すれば、露出した第2条子分離膜25は、第1条子分離膜23と同じ高さを持つように、100~300:1の比率を持つB0E溶液によりエッチングされる。前記第2条子分離膜25のエッチングは、半導体層を待るための後続の研究工程において、前記半導体層の表面にわん状変形が発生しないようにするために行われる。

【0022】図13を参照すれば、集子の形成される半 導体層21gは、1次研磨した平導体基板の他側面を、 周じ高さを持つ第1及び第2余子分離限23、25を研 庭停止層とするCMP工程により2次研磨することによ り形成され、この結果、ペース基板11と、第1及び第 2鉛緑膜12、26を含む機め込み酸化膜30と、素子 分離棋23、25を備えた半導体層21eとの秩層構造 からなるSOIウェーハ40が得られる。 ここで、前記 半塔体層21eは均一な厚さを持つ。 詳しくは、半塔休 差板21の厚さが部分的に異なるため、2研磨工程が行 われる間に、厚い半導体基板部分が強い半導体基板部分 より多く研磨される。よって、1次研磨時に封記半導体 基板に発生したわん状変形は殆ど除去され、その結果、 半塔休尼21gでのわん状変形は殆ど発生しない。ま た、わん状変形はその発生がとても少ないため、衆子特 性にあ まり影響しない。一方、前記 2次研磨工程は前記 1次研磨工程と同様に、チャックテーブルの回転速度が 10~30 rpm、スピンドルにより加える圧力が4~ 8 ps i、 前記スピンドルの回転速度が20~40 rp mの条件で行われる。

【発明の効果】以上のように、本発明のSOIウェーハの製造方法は、半導体基板が異なる深さを持つ素子分離 限を研磨付止 層として研磨されるため、均一な厚さを持つ半導体層の当時のSOIウェーハが製造できるため、前記SOIウェーハに集破される半導体素子の特性を向上させることができる。

[0023]

【0024】尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸眺しない範囲内で多様に変更実施することが可能である。

(図面の簡単な説明)

- 【図 1】従来技術によるSOIウェーハの製造方法を説明するためのも工程別断面図である。

【図 2】 従来技術によるSOIウェーハの製造方法を説明するための各工程別断面図である。

【図3】 従来技術による801ウェーハの製造方法を説明するための4工程別断面図である。

【図 4】従来技術によるSOIウェーハの製造方法を説明するための各工程別断面図である。

【図5】本発明の実施例によるSOIウェーハの製造方法を説明するための4工程別断面図である。

【図 5】本発明の実施例によるSO(ウェーハの製造方法を説明するための各工程別断面図である。

「図7] 本発明の実施例によるSOIウェーハの製造方法を説明するための各工程別断面図である。

【図8】本発明の実施例によるSOIウェーハの製造方法を説明するための各工程別断面図である。

【図 9】 本発明の実施例による SO I ウェーハの製造方法を説明するための各工程別断面図である。

版名表現の3 かたののも143が面面を10 から。 「図10] 本発明の実施例による50 1 ウェーハの製造 方法を説明するための8工程別断面図であ る。

【図11】本架明の実施例による801ウェーハの製造 方法を説明するための各工程別断面図である。

【図12】本発明の実施例によるSOIウェーハの製造 方法を説明するためのも工程別断面図である。

【図13】本発明の実施例によるSOIウェーハの製造 方法を説明するための各工程別断面図である。 【符号の説明】

11 ペース基板

12 第166段膜

21 半媒体基板

2.1e 半導体層

22 第1トレンチ

23 第1素子分離膜 24 第2トレンチ


25 第2条子分離膜


25 第2轮段改联


30 埋め込み酸化期


40 501ウェーハ


2





























This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.